| PCI-E 3.0标准规范终于诞生 |
| 作者： 出处： 更新时间： 2010年11月22日 |
早在2007年上半年PCI-E 2.0版规范刚刚公布的时候，PCI Express技术标准组织PCI-SIG就准备用两年多的时间将其快速进化到第三代，但是谁也没想到PCI-E 3.0的酝酿过程会如此一波三折，直到今天才终于修成正果。
PCI-SIG主席兼总裁几乎内牛满面：“PCI-SIG始终致力于I/O创新，我们也很骄傲地向我们的成员发布PCI-E 3.0规范。PCI-E 3.0架构从细节上对前两代PCI-E规范进行了极大地改进，为我们的成员在各自领域继续创新提供了所必需的性能和功能。”
在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后，PCI-E 3.0规范将数据传输率提升到8GHz|8GT/s(最初也预想过10GHz)，并保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5GHz、5GHz信号机制。基于此，PCI-E 3.0架构单信道(x1)单向带宽即可接近1GB/s，十六信道(x16)双向带宽更是可达32GB/s。
PCI-E 3.0同时还特别增加了128b/130b解码机制，可以确保几乎100％的传输效率，相比此前版本的8b/10b机制提升了25％，从而促成了传输带宽的翻番，延续了PCI-E规范的一贯传统。
新规范在信号和软件层的其他增强之处还有数据复用指示、原子操作、动态电源调整机制、延迟容许报告、宽松传输排序、基地址寄存器(BAR)大小调整、I/O页面错误等等，从而全方位提升平台效率、软件模型弹性、架构伸缩性。
PCI-E 3.0规范完整文档现已向PCI-SIG组织成员公布其中详细描述了PCI-E架构、互联属性、结构管理、编程接口等等，但没有公开发表。首批相关产品预计会在2011年出现。
（本文已被浏览 1161 次）
|
|
|
|
|
| | | |
|
您是否还没有 
